ຫຼາຍຮ້ອຍຂະບວນການຈໍາເປັນຕ້ອງໄດ້ຫັນເປັນwaferເຂົ້າໄປໃນ semiconductor. ຫນຶ່ງໃນຂະບວນການທີ່ສໍາຄັນທີ່ສຸດແມ່ນຮອຍຂີດຂ່ວນ- ນັ້ນແມ່ນ, ການແກະສະຫຼັກຮູບແບບວົງຈອນອັນດີຢູ່ເທິງwafer. ຄວາມສໍາເລັດຂອງຮອຍຂີດຂ່ວນຂະບວນການແມ່ນຂຶ້ນກັບການຄຸ້ມຄອງຕົວແປຕ່າງໆພາຍໃນຂອບເຂດການແຈກຢາຍທີ່ກໍານົດໄວ້, ແລະແຕ່ລະອຸປະກອນ etching ຕ້ອງໄດ້ຮັບການກະກຽມເພື່ອດໍາເນີນການພາຍໃຕ້ເງື່ອນໄຂທີ່ດີທີ່ສຸດ. ວິສະວະກອນຂະບວນການ etching ຂອງພວກເຮົາໃຊ້ເຕັກໂນໂລຊີການຜະລິດທີ່ດີເລີດເພື່ອເຮັດສໍາເລັດຂະບວນການລະອຽດນີ້.
ສູນຂ່າວ SK Hynix ໄດ້ສໍາພາດສະມາຊິກຂອງທີມງານດ້ານວິຊາການ Icheon DRAM Front Etch, Middle Etch, ແລະ End Etch ເພື່ອຮຽນຮູ້ເພີ່ມເຕີມກ່ຽວກັບວຽກງານຂອງເຂົາເຈົ້າ.
ເປັນຕົ້ນ: ການເດີນທາງໄປສູ່ການປັບປຸງຜົນຜະລິດ
ໃນການຜະລິດ semiconductor, etching ຫມາຍເຖິງຮູບແບບການແກະສະຫຼັກໃນຮູບເງົາບາງໆ. ຮູບແບບຕ່າງໆໄດ້ຖືກສີດໂດຍໃຊ້ plasma ເພື່ອສ້າງເປັນໂຄງຮ່າງສຸດທ້າຍຂອງແຕ່ລະຂັ້ນຕອນຂອງຂະບວນການ. ຈຸດປະສົງຕົ້ນຕໍຂອງມັນແມ່ນການນໍາສະເຫນີຮູບແບບທີ່ຊັດເຈນຢ່າງສົມບູນຕາມຮູບແບບແລະຮັກສາຜົນໄດ້ຮັບທີ່ເປັນເອກະພາບພາຍໃຕ້ທຸກເງື່ອນໄຂ.
ຖ້າບັນຫາເກີດຂື້ນໃນຂະບວນການເກັບມ້ຽນຫຼື photolithography, ພວກເຂົາສາມາດແກ້ໄຂໄດ້ໂດຍການເລືອກເຕັກໂນໂລຍີ etching (Etch). ຢ່າງໃດກໍຕາມ, ຖ້າຫາກວ່າບາງສິ່ງບາງຢ່າງຜິດພາດໃນລະຫວ່າງການຂະບວນການ etching, ສະຖານະການບໍ່ສາມາດຖືກຖອນຄືນໄດ້. ນີ້ແມ່ນຍ້ອນວ່າວັດສະດຸດຽວກັນບໍ່ສາມາດຕື່ມໃສ່ໃນພື້ນທີ່ engraved ໄດ້. ດັ່ງນັ້ນ, ໃນຂະບວນການຜະລິດ semiconductor, etching ແມ່ນສໍາຄັນຕໍ່ການກໍານົດຜົນຜະລິດແລະຄຸນນະພາບຂອງຜະລິດຕະພັນທັງຫມົດ.
ຂະບວນການ etching ປະກອບມີແປດຂັ້ນຕອນ: ISO, BG, BLC, GBL, SNC, M0, SN ແລະ MLM.
ຫນ້າທໍາອິດ, ISO (Isolation) ຂັ້ນຕອນຂອງການ etches (Etch) silicon (Si) ໃນ wafer ເພື່ອສ້າງພື້ນທີ່ຈຸລັງການເຄື່ອນໄຫວ. ເວທີ BG (Buried Gate) ປະກອບເປັນແຖວທີ່ຢູ່ແຖວ (Word Line) 1 ແລະປະຕູຮົ້ວເພື່ອສ້າງຊ່ອງທາງເອເລັກໂຕຣນິກ. ຕໍ່ໄປ, ຂັ້ນຕອນ BLC (Bit Line Contact) ສ້າງການເຊື່ອມຕໍ່ລະຫວ່າງ ISO ແລະແຖວທີ່ຢູ່ຖັນ (Bit Line) 2 ຢູ່ໃນພື້ນທີ່ຫ້ອງ. ຂັ້ນຕອນ GBL (Peri Gate+Cell Bit Line) ຂັ້ນຕອນຈະສ້າງແຖວທີ່ຢູ່ຖັນເຊນ ແລະປະຕູໃນຮອບຂ້າງ 3.
ຂັ້ນຕອນ SNC (Storage Node Contract) ຍັງສືບຕໍ່ສ້າງການເຊື່ອມຕໍ່ລະຫວ່າງພື້ນທີ່ທີ່ໃຊ້ວຽກກັບຊ່ອງເກັບຂໍ້ມູນ 4. ຫຼັງຈາກນັ້ນ, ຂັ້ນຕອນ M0 (Metal0) ປະກອບເປັນຈຸດເຊື່ອມຕໍ່ຂອງອຸປະກອນຕໍ່ພ່ວງ S/D (Storage Node) 5 ແລະຈຸດເຊື່ອມຕໍ່. ລະຫວ່າງແຖວທີ່ຢູ່ຂອງຖັນ ແລະບ່ອນເກັບຂໍ້ມູນ. ຂັ້ນຕອນຂອງ SN (Storage Node) ຢືນຢັນຄວາມອາດສາມາດຂອງຫນ່ວຍງານ, ແລະຂັ້ນຕອນ MLM (Multi Layer Metal) ຕໍ່ມາສ້າງການສະຫນອງພະລັງງານພາຍນອກແລະສາຍໄຟພາຍໃນ, ແລະຂະບວນການວິສະວະກໍາ etching (Etch) ທັງຫມົດແມ່ນສໍາເລັດ.
ເນື່ອງຈາກນັກວິຊາການ etching (Etch) ສ່ວນໃຫຍ່ແມ່ນຮັບຜິດຊອບສໍາລັບຮູບແບບຂອງ semiconductors, ພະແນກ DRAM ແບ່ງອອກເປັນສາມທີມ: Front Etch (ISO, BG, BLC); Middle Ech (GBL, SNC, M0); End Ech (SN, MLM). ທີມງານເຫຼົ່ານີ້ຍັງຖືກແບ່ງອອກຕາມຕໍາແຫນ່ງການຜະລິດແລະຕໍາແຫນ່ງອຸປະກອນ.
ຕໍາແຫນ່ງການຜະລິດມີຄວາມຮັບຜິດຊອບສໍາລັບການຄຸ້ມຄອງແລະປັບປຸງຂະບວນການຜະລິດຫນ່ວຍງານ. ຕໍາແຫນ່ງການຜະລິດມີບົດບາດສໍາຄັນຫຼາຍໃນການປັບປຸງຜົນຜະລິດແລະຄຸນນະພາບຂອງຜະລິດຕະພັນໂດຍຜ່ານການຄວບຄຸມຕົວປ່ຽນແປງແລະມາດຕະການເພີ່ມປະສິດທິພາບການຜະລິດອື່ນໆ.
ຕໍາແຫນ່ງອຸປະກອນແມ່ນຮັບຜິດຊອບໃນການຄຸ້ມຄອງແລະສ້າງຄວາມເຂັ້ມແຂງອຸປະກອນການຜະລິດເພື່ອຫຼີກເວັ້ນການບັນຫາທີ່ອາດຈະເກີດຂຶ້ນໃນລະຫວ່າງການຂະບວນການ etching. ຄວາມຮັບຜິດຊອບຫຼັກຂອງຕໍາແຫນ່ງອຸປະກອນແມ່ນເພື່ອຮັບປະກັນການປະຕິບັດທີ່ດີທີ່ສຸດຂອງອຸປະກອນ.
ເຖິງວ່າໜ້າທີ່ຮັບຜິດຊອບຈະແຈ້ງຊັດ, ແຕ່ທຸກຄະນະເຮັດວຽກເພື່ອມຸ່ງໄປສູ່ເປົ້າໝາຍລວມ - ນັ້ນແມ່ນການຄຸ້ມຄອງ ແລະ ປັບປຸງຂະບວນການຜະລິດ ແລະ ອຸປະກອນທີ່ກ່ຽວຂ້ອງ ເພື່ອປັບປຸງຜະລິດຕະພັນ. ເພື່ອເຮັດສິ່ງນີ້, ແຕ່ລະທີມແບ່ງປັນຜົນສໍາເລັດຂອງຕົນເອງແລະພື້ນທີ່ສໍາລັບການປັບປຸງ, ແລະຮ່ວມມືເພື່ອປັບປຸງການປະຕິບັດທຸລະກິດ.
ວິທີການຮັບມືກັບສິ່ງທ້າທາຍຂອງເຕັກໂນໂລຊີ miniaturization
SK Hynix ເລີ່ມການຜະລິດຜະລິດຕະພັນ 8Gb LPDDR4 DRAM ຂະໜາດໃຫຍ່ສຳລັບຂະບວນການຊັ້ນຮຽນ 10nm (1a) ໃນເດືອນກໍລະກົດ 2021.
ຮູບແບບວົງຈອນຄວາມຊົງຈໍາຂອງ Semiconductor ໄດ້ເຂົ້າສູ່ຍຸກ 10nm, ແລະຫຼັງຈາກການປັບປຸງ, DRAM ດຽວສາມາດຮອງຮັບໄດ້ປະມານ 10,000 ເຊລ. ເພາະສະນັ້ນ, ເຖິງແມ່ນວ່າໃນຂະບວນການ etching, ຂອບຂະບວນການແມ່ນບໍ່ພຽງພໍ.
ຖ້າຮູທີ່ສ້າງຂຶ້ນ (ຮູ) 6 ມີຂະຫນາດນ້ອຍເກີນໄປ, ມັນອາດຈະປາກົດວ່າ "ບໍ່ໄດ້ເປີດ" ແລະຕັນສ່ວນຕ່ໍາຂອງຊິບ. ນອກຈາກນັ້ນ, ຖ້າຂຸມທີ່ສ້າງຂຶ້ນມີຂະຫນາດໃຫຍ່ເກີນໄປ, "ຂົວ" ອາດຈະເກີດຂື້ນ. ເມື່ອຊ່ອງຫວ່າງລະຫວ່າງສອງຂຸມບໍ່ພຽງພໍ, "ຂົວ" ເກີດຂື້ນ, ເຊິ່ງກໍ່ໃຫ້ເກີດບັນຫາການຍຶດຫມັ້ນເຊິ່ງກັນແລະກັນໃນຂັ້ນຕອນຕໍ່ໄປ. ເນື່ອງຈາກ semiconductors ກາຍເປັນການຫລອມໂລຫະຫຼາຍຂຶ້ນ, ລະດັບຂອງມູນຄ່າຂະຫນາດຂອງຂຸມແມ່ນຄ່ອຍໆຫຼຸດລົງ, ແລະຄວາມສ່ຽງເຫຼົ່ານີ້ຈະຄ່ອຍໆຖືກລົບລ້າງ.
ເພື່ອແກ້ໄຂບັນຫາຂ້າງເທິງ, ຜູ້ຊ່ຽວຊານດ້ານເທກໂນໂລຍີ etching ສືບຕໍ່ປັບປຸງຂະບວນການ, ລວມທັງການແກ້ໄຂສູດຂະບວນການແລະ APC7 algorithm, ແລະແນະນໍາເຕັກໂນໂລຢີ etching ໃຫມ່ເຊັ່ນ ADCC8 ແລະ LSR9.
ຍ້ອນວ່າຄວາມຕ້ອງການຂອງລູກຄ້າມີຄວາມຫຼາກຫຼາຍຫຼາຍຂຶ້ນ, ສິ່ງທ້າທາຍອັນຫນຶ່ງໄດ້ເກີດຂື້ນ - ແນວໂນ້ມຂອງການຜະລິດຫຼາຍຜະລິດຕະພັນ. ເພື່ອຕອບສະຫນອງຄວາມຕ້ອງການຂອງລູກຄ້າດັ່ງກ່າວ, ເງື່ອນໄຂຂະບວນການທີ່ດີທີ່ສຸດສໍາລັບແຕ່ລະຜະລິດຕະພັນຈໍາເປັນຕ້ອງຖືກກໍານົດແຍກຕ່າງຫາກ. ນີ້ແມ່ນສິ່ງທ້າທາຍພິເສດຫຼາຍສໍາລັບວິສະວະກອນເພາະວ່າພວກເຂົາຕ້ອງການເຮັດໃຫ້ເຕັກໂນໂລຢີການຜະລິດຈໍານວນຫຼວງຫຼາຍຕອບສະຫນອງຄວາມຕ້ອງການຂອງທັງເງື່ອນໄຂທີ່ຖືກກໍານົດແລະເງື່ອນໄຂທີ່ຫຼາກຫຼາຍ.
ເພື່ອເຮັດສິ່ງນີ້, ວິສະວະກອນ Etch ໄດ້ນໍາສະເຫນີເທກໂນໂລຍີ "APC offset" 10 ເພື່ອຈັດການຕົວອະນຸພັນຕ່າງໆໂດຍອີງໃສ່ຜະລິດຕະພັນຫຼັກ (Core Products), ແລະໄດ້ສ້າງຕັ້ງແລະນໍາໃຊ້ "ລະບົບ T-index" ເພື່ອຄຸ້ມຄອງຜະລິດຕະພັນຕ່າງໆຢ່າງກວ້າງຂວາງ. ຜ່ານບັນດາຄວາມມານະພະຍາຍາມດັ່ງກ່າວ, ລະບົບໄດ້ຮັບການປັບປຸງຢ່າງບໍ່ຢຸດຢັ້ງເພື່ອຕອບສະໜອງຄວາມຕ້ອງການຂອງການຜະລິດຫຼາຍປະເພດ.
ເວລາປະກາດ: ກໍລະກົດ-16-2024